• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991001840A1
    申请号:PCT/JP1990/000876
    申请日:1990-07-06
    公开日:1991-02-21
    发明作者:Yuuji Kaneko
    申请人:Sodick Co., Ltd.；
    IPC主号:B23H1-00
    专利说明:
    [0001] 明 細 書 放電加工機のパル ス制御装置 [技衛分野]
    [0002] 本発明は、 放電加工機の加工パル スを供給するパル ス制御 装置に関する。
    [0003] [背景技衛]
    [0004] 加工電極と ワーク とで形成されるギャ ッ プには、 ス ィ ッ チ ング素子によって制御される加工電圧パル スが印加され、 上 記ス ィ ツチング素子はゲー ト信号によって制御される。
    [0005] と ころで、 上記ゲー ト信号のバルス輻の制御、 すなわちォ フ時間、 オ ン時間の各制御は、 型彫型放電加工機、 ワ イ ヤ型 放電加工機の場合で互いに異なるのが通常である。
    [0006] したがって、 同一のハー ドウェア上に型彫型放電加工機用 回路と ワ イ ヤ型放電加工機用回路とを共に組み込むと、 経済 的ではな く 、 また、 ハー ドウェアのサイ ズが大き く なる とい う問題がある。
    [0007] また、 一度作成したハ一 ドウ Iァを変更する場合、 ブ リ ン ト基板の設計から変更し直す必要があ り 、 こ の変更を実行す る と、 最低でも 1 ヶ月 という長期間を費やすという問題があ る。
    [0008] 上記周題は、 型彫型放電加工機用回路と ワ イ ヤ型放電加工 機用回路との場合のみならず、 互いに異なる讒理回路 （たと えば、 互いに異なる複数の加工材質のそれぞれに対応する論 理回路、 互いに異なる複数の加 JE条件のそれぞれに対応する 論理回路） を 1 つのハ ー ドウ Iァ上に構成する場合、 または 1 つの論理回路から他の論理回路に回路変更する場合に備え て両論理回路を 1 つのハ ー ドウエア上に構成する場合にも同 様に生じる問題である，
    [0009] すなわち、 たとえば、 第 1 0図に示すように、 3つのパル ス （ N G i P、 N G v P、 N G て P) のいずれか 1 つが発生 したと きに、 放電の状態が悪いこ とを示すパルス N G Pを 1 つ出力し、 その N G Pをカウ ン ト し、 そのカウ ン ト値に応じ てオフ時簡の長さを制御する回路を使用していた場合には、 O Rゲ一 ト 1 とカウ ン タ 2 とを必要とする。 なお、 N G i P は、 ギャ ッ プ電淀の値が所定の値よ り も多いと きに出力され るパルスであ り 、 N G V Pは、 ギャ ッ プ電圧が所定の値よ り も低いと きに出力されるバル スでぁ リ 、 N G て Pは、 ギヤ ッ プに ¾圧が印加されてか ら放電が開始される までの時間 ( て w ) が所定時間よ り も短いと きに出力されるパルスであ る。
    [0010] 一方、 第 1 1 図に示すょラに、 N G i P と N G v P とが共 に発生したとき、 または N G T Pが発生したと きに N G Pを 1 つ出カレ、 その N G Pをカ ウ ン ト し、 そのカ ウ ン ト値 応 じてオ フ時間の長さを制街する回路を使用 していた場合に は、 A N Dゲー ト 3 と O Rゲー ト 4 とカ ウ ン タ 2 とを必要と する 第 1 0図、 第 1 1 図に示す讒理回路は比較的単純な回路で あるが、 それに しても第 1 0図に示す論理回路から第 1 1 図 に示す論理回路に変更する場合に、 プリ ン ト基板の設計から 変更し直す必要がぁ 、 この変更を実行する と、 長期間を費 やすといぅ囿題がある。
    [0011] この閬題は、 型彫型放電加工機について発生する ものであ るが、 ワ イ ヤ型放電加工機についても同様に発生する周題で あ り 、 また、 型彫型放電加工機に使用 していたプリ ン ト基板 を ワ イ ヤ型放電加工機に使用する場合、 その逆の場合にも上 記と同様に発生する問題である，
    [0012] 本発 Sは、 互いに異なる論理回路の機能を 1 つのハ ー ドウ エアで実現させよう とする場合に、 経済的でぁ リ 、 ハ ー ドウ エアのサイ ズが大き く ならない放電加工機のバルス制铒装置 であ っ て、 また既に構成されたハー ドウェ アを変更する場 合、 その変更が容易である放電加工機のパルス制御装置を提 供するこ とを 目的とするものである。
    [0013] [発明の開示]
    [0014] 本発困は、 放電加工に関する所定論理回路を定義する回路 機能定義データを格納してある R O Mと、 その回路機能定義 データに応じて、 所定論理回路を定義するプログラム可能な I C と を有するので、 互いに異なる論理回路の機能を 1 の ハ 一 ドウ アで実現させよ う とする場合に、 経済的であ り 、 ハ ー ドウヱァのサイ ズが大き く ならず、 また既に構成された ハー ドウェアを変更する場合、 その変更が容易である。 また、 *発明は、 上記 R O Mの代り に、 所定論理回路を定 義する回路機能定義データを格納してある外部記憧手段と、 この外部記憶手段に格納してあ—る回路機饞定義データを上記 I Cに供給する C P U とを設けたので、 既に構成されたハ ー ドウエアを変更する場合、 その変更が容易である等の利点を 有する *
    [0015] [図面の箇単な説 ¾]
    [0016] 第 1 図は、 术発明の一実尨伢を示す回路図である。
    [0017] 第 2図は、 上記実尨倒において、 所定論理回路を定義する プログラ ム可能な I C 2 0の柱である C L B (コ ン フ ィ ギュ ラブル · πジッ ク * ブ 0ッ ク） の説 ¾図である。
    [0018] 第 3図は、 上記実施例において、 第 1 0図の O Rゲー ト 1 に対応する回路を作る場合の説明図である *
    [0019] 第 4図は、 上記実尨例において、 第 1 1 図の A N Dゲー ト 3 と O Rゲー ト 4 とに対応する回路を作る場合の説 ¾図であ る。
    [0020] 第 5図は、 第 1 図に示す実 ¾ をよ り具体的に示す回路図 である，
    [0021] 第 6図は、 上記実尨例において、 第 5図に示すゲー ト信号 作成用 I C 2 1 を構成する一部分の具体例の説明図であ る ' 第 7図は、 上記実尨伢において、 第 5図に示すオン オフ ク ロ ッ ク作成用 I C 2 2 を構成する一部分の具体钧の説明図 である。 第 8図は、 上記実尨例におけるゲー ト信号作成回路 G Pを 具体的に示す回路図である。
    [0022] 第 9図ほ、 太発明の他の実旄例を示す回路図である。
    [0023] 第 1 0 図、 第 1 1 図は、 従来例の回路構成を示す図であ る。
    [0024] [発明を実尨するための最良の形蕙]
    [0025] 第 1 図は、 *発明の一実尨例を示す回路図である。
    [0026] この実旌例は、 R O M 1 0 と、 I C 2 0 と、 ス イ ッ チング ト ラ ンジス タ 8 0 と、 加工電極と ワーク とで形成される ギヤ ッ ブ G と 、 ダ イ オー ド D と 、 抵抗 R と 、 電源 B と を有す る。
    [0027] R O M 1 0は、 放電加工に閟する所定の論理回路を定義す る 回路機能定義デー タ を格納してある メ モ リ でぁ リ 、 I C 2 0は、 R O M 1 0 に格納された回路機篚定義データに応じ て所定譲理回路を定義するプログラ ム可能な I Cである， このプ Οグラム可能な I C 2 0は、 一種のゲー ト ア レ イ で ぁ リ 、 P A L (登録商標） と基本的には同 じであ るが、 たとえば米国ザィ リ ンク ス社の L C A (ロジッ ク セル ァ レ イ） の: X C 2 0 0 0 シ リ ーズ、 X C 3 0 0 0 シ リ ーズであ る。
    [0028] 第 2図は、 所定論理回路を定義するブ グラ ム可箧な I C 2 0 の柱である C L B (コ ンブ イ ギユ ラ ブル · trジツ ク · ブ tr ッ ク） の説 ¾図である。
    [0029] C L B は、 4つの論理入力 （入力変数） A、 B、 C 、 D と、 ク ロッ ク専用入力 と、 2つの出力 X、 Y とを有し、 組 合せ閬数部 F、 G と、 ト ラ ン スペア レ ン ト ラ ッチ型またはェ y ジ ト リ ガ型, C フ リ ッ プフ口 ツープ Qと して定義可能な記憧素 子部とで構成さ ている。 そ して、 この C L Bを、 ユーザ一 プログラマブルな相互接緣するこ とによって、 必要な論理ネ ッ ト ワークを実現するものである。 なお、 C L Bの入出力ィ ン タ フ — スは、 個別にプログラ ム可能な I ノ O ブロ ッ ク ( I O B ) で実現される。
    [0030] 第 3 図は、 第 1 0図の O Rゲー ト 1 に対応する回路を作る 場合の説明図である，
    [0031] 第 3図 （ 1 ) は、 C L Bを定義する と きに使用する C L B のブ ッ クエディ タ画面である， この第 3図 （ 1 ) の左上部 の Γ Y j の右に 「 G J を入力するこ とによって、 G関数部の 出力を出力 Y と して取り 出すこ とを定義する。 第 3図 （ 1 ) の左下部の 「 G = J の右に Γ Α + Β + C J を入力するこ とに よ っ て、 入力 A 、 B 、 Cのうちのいずれかを入力 したと き に、 その入力と同じ曾号を出力するこ とを定義する。 この場 合、 Γ F = j 、 ΓΧ j 、 Γ Q j 、 「D J 、 「 K J の右に何も 入力していないので、 F関数部、 出力 X、 フ リ ッ プフ ロ ッ プ Q、 入力 D、 ク tr ッ ク入力 Kを使用しないことを示す。
    [0032] 第 3図 （ 1 ) の中央部の Γ A J 、 「 B J 、 r c j 、 Γ Υ」 の右 ^:、 それぞれ 「 N G i P j 、 「 N G v P j 、 Γ Ν ςί て P J 「 N G P J を入力するこ と によ って、 入力 A、 B 、 C に、 それぞれ N G i P、 N G v P , N G T Pを入力する こ と を定義 し、 出力 Y に N G Pを出力する こ と を定義する。 な お、 N G i Pは、 ギャ ッ プ電淀の値が所定の値よ り も多いと きに出力されるパルスでぁ リ 、 N G v Pは、 ギャ ッ プ電圧が 所定の値よ り も低いと きに出カーされるバルスであ り 、 N G τ Pは、 ギャ ッ プに電圧が印加されてから放電が開始されるま での時間 （て》 ) が所定時間よ り も短いと きに出力されるバ ルスでぁ リ 、 N G Pは、 放電状態が悪いこ とを示すパルスで ある。
    [0033] さ らに、 N o t e欄の Γ Β 1 k J の右に記載してある ΓΗ C j は、 第 3図 （ 1 ) で定義された C L Bが、 1 つの L C A に設けられた多数の C L Bのうちで、 上から H番目、 右から C番目のものである こ とを示し、 「 G a t e C i r c u i t J は、 その L C Aの回路名称を示すものである ·
    [0034] なお、 ブロ ッ ク間の内部接続 （ C L B同志の接緣） は、 プ ログラ ム制御されたバス · ト ラ ンジスタで構成されたスイ ツ チ ング * マ ト リ ク スによって行なわれる。 また、 別のバス · ト ラ ンジスタによって、 ブロ ッ ク （ C LB ) の入出力の内部 接続を行なう。
    [0035] 第 3図 （ 2 ) は、 同図 （ 1 ) のよ うに定義したと きにおけ る C L Bの内部接続図でぁ リ 、 同図 （ 3 ) は、 その等価回路 図である。
    [0036] なお、 上記のよ うに C L Bを定義する動作については、 ザ ィ リ ン ク ス （X I. L I N X) 社 C The Progra麗薦 able G^te Array Go層 pany j 発行の The P rogra薦黡 1 e Gate Array Data Book J 、 1388年 11月 10日 に大倉商事株式会社電子シス テム部が発行した 「米国ザィ リ ンク ス社開発 X A C T CIジ ッ ク セル ア レ イ開発システム V O L . 1 〜 V O L . 3」 に詳細に記載されている ·
    [0037] また、 C L Bを定義する場合 Λ 上記以外の操作 （手顔） を 揉用し ¾-もよ く 、 たとえば、 論理回路を国面に書き、 それを A P R (Attto靂 atic place藤 ent and routing ) といラコ ン ノ イ ラによって C L Bを定義するように しても よい。
    [0038] また、 第 3図 （ 1 ) に示すように C L Bを定義した後、 所 定のコ ンパ イ ラ を使用 して、 その回路機能定義デー タ を R O M 1 0 (P R O M) に書込む， このようにするこ とによ つて、 放電加工に閬する所定論理回路を定義する回路機饞定 義データを格納した R O M 1 0が作られる，
    [0039] 第 4図は、 第 1 1 図の A N Dゲー ト 3、 O Rゲー ト 4に対 応する回路を作る場合の説明図である。 同図 （ 1 ) は、 C L Bのブロ ッ クエディ タ画面である，
    [0040] この第 4 図 （ 1 ) における C L Bの定義動作は、 第 3 図 ( 1 ) と基 *的には同 じであ り 、 第 4図 （ 1 ) の左下部の 「 G = J の右に Γ Α本 B + C J を入力する点のみが異なる。 「 G = A本 B + C J と定義したこ とによって、 入力 A と B と に同時に信号を受けたとき、 または入力 Cに唇号を受けたと きに、 第 4図 （ 2 ) で定義された C L Bが出力する ·
    [0041] 第 4図 （ 2 ) は、 同図 （ 1 ) のよ うに して定義したと きに おける C L Bの内部接続図であ り 、 同図 （ 3 ) ほ、 その 価 回路図である *
    [0042] 第 1 図に示す I C 2 0は、 上記のように一種のゲー ト ァ レ ィ であ 、 このゲー ト ア レ イ を具体的にどのよ う に構成する かは、 その I C 2 0 に入力される回路機能定義データ に応じ て定められる。 この回路機能定義データは、 R O M 1 0 に予 め格納 してあ り 、 た と えば放 _電加工機の電藿立上げと同時 に、 R O M 1 0からその回路機能定義データが I C 2 0 に送 られる。 したがって、 1 つの I C 2 0が、 その入力された回 路機能定義データに応じて、 種々の論理回路に変化する。
    [0043] このために、 R O M 1 0 に格納する回路機能定義データを 変える こ と に よ っ て、 または、 R O M 1 0 を取外し可篚に し、 既に取付けられている R O M 1 0 を新たな回路機能定義 デー タが格納された他の R O Mと交换する こ と に よ っ て、 I C 2 0で実現される論理回路が変わる β つま リ 、 論理回路 の設計変更を行なラ場合、 ブリ ン ト基板上の配線、 部品配置 を一切変更せずに、 そ の回路変更を実現する こ と ができ る《
    [0044] このよ う にハー ドウ ェアの改造擓しに、 新しい制御方式等 の取入れを行なラので、 新しい制御方式等の取入れが完成す る までの期間が短く 、 研究開発のサイ クルが短く なる。
    [0045] なお、 I C 2 0は、 特定用途向け I Cであ リ 、 I C 2 0で 定義される論理回路は、 放電パルス発生回路または放電パル ス制御回路である。
    [0046] 第 5図は、 第 1 図に示す実尨例をよ り具体的に示す回路図 であ り 、 I Ρ 設定信号、 ゲー ト信号を作り 出す回路のー钢を 示す図である。
    [0047] この実尨例は、 放電加工に閬する複数種類の論理回路を定 義する回路機饞定義データを格納してある R Ο Μ 1 1 と、 プ ログラ ム可能な I C 2 1 、 2 2 、 2 3 と、 C P U 3 1 と、 デ ーダ 3 2 とを有するものである。
    [0048] 上記 I C 2 1 、 2 2 2 3は、 R O M 1 1 に格納してある 論理回路を定義する回路機饞定義データに応じて、 論理回路 を定義するプ Bグラ ム可饞な I Cの例である。 R O M 1 1 に 格納されている複数の論理回路を定義する回路機能定義デー タ は、 バ ン ク切换信号によって選択される したがって、 R O M 1 1 は R O M 1 0 に対応し、 プロ グラ ム可能な I C 2 1 、 2 2 、 2 3せ I C 2 0 に対応するものである，
    [0049] 1 卩 葬御用 1 ( 2 3は、 ギャ ッ プからのギャ ッ プ電圧デ一 タに基づいて、 Ι Ρ 設定唇号を発生するものである， すなわ ち、 ギャ ッ プとバルス制铒装置 （パルス電源） との間に、 複 数の ト ラ ンジ ス タが 列に接緣され、 互いに異なる抵抗値
    [0050] (または同じ抵抗値） を有する抵抗がその各 ト ラ ンジス タ と 直列に設けられ、 その ト ラ ンジスタのラちどれをオンされる かによつて、 ギャ ッ プに淀れる電淀 （放電加工電淀のビーク I Ρ ) を制御するこ とができ、 Ι ρ 設定信号に応じた ト ラ ン ジスタがオンされる， そ して、 Ι Ρ 制御用 I C 2 3 は、 その I Ρ 設定信号を決定する論理回路であ り 、 また、 ギャ ッ プ電 圧に応じて Ι ρ の制御を行なう譲理回路でもある . つま リ 、
    [0051] I Ρ 制御用 I C 2 3は、 デコーダ 3 2からの基準データ （閎 値等のデータ） とギャ ッ プ電圧データ とに基づいて放電 態 の良否 断し、 その 断結果を示す検出データを出力する ものである，
    [0052] オ ン、 オフ ク^ ッ ク作成用 I C 2 2は、 Ι ρ 制铒用 I C 2 3からの検出データ に基づいて、 ゲー ト信号におけるオ ン パル ス （オ ン時間） の幅、 オ フパルス （オ フ時間） の幅を块 定する論理回路である。 すなわ 、 オ ン、 オ フ ク ロ ッ ク作成 用 I C 2 2は、 上記検出データに基づいて、 オ ン時間 Zオフ 時間の長さに対応した周波数を有する ク ロ ッ ク信号 （以下、 単に Γク O ッ ク j という） を出力する。 こ の ク ロ ッ ク の周波 数は、 上記検出データの内容に応じて定められ、 オ ン時間を 制铒する ク ロ ッ ク については、 放電の状蕙が良い程、 その周 波数が低く 、 オフ時間を制御するク ロ ッ クについては、 放電 の状態が悪い程、 その周波数が低い。 なお、 デコーダ 3 2か らオ ン、 オ フ ク ロ ッ ク作成用 I C 2 2 に供給される基準デー タは、 オ ン オフ時間を制御する場合の最初のク ロ ッ ク周波 数 （周波数の最も低い周波数） を指定するデー タ等であ る。
    [0053] ゲー ト信号作成用 I C 2 1 は、 オ ン、 オ フ ク ロ ッ ク作成用 I C 2 2の出力データに基づいて、 ゲー ト信号を発生する論 理回路であ り 、 こ のゲー ト信号は、 ギャ ッ プ G と直列に接続 されたス イ ッ チ ング素子を駆動する ドラ イ ブ回路に供給され る。 また、 ゲー ト信号作成用 I C 2 1 は、 比較器を有し、 ォ ン時間制铒用 Zオフ時間制铒用と してカ ウ ン トすべきパル ス 数 （基準データ） をデコーダ 3 2から受け、 オ ン時間/オフ 時問の長さに対応した周波数のク ロ ッ クをオン、 ォフ ク ッ ク作成用 I C 2 2から受ける。 そ して、 オ ン時間の長さに対 応した周波数のク ロ ッ ク と オ ン時間制御用と してカ ウ ン ト す べきパルス数とを上記比較器が比較し、 両者が一致したと き にオ ン時間を終了させ、 オフ時間の長さに対応した周波数の ク D ッ ク とオフ時簡制御用と してカウ ン 卜すべきパルス数と を上記比較器が比較し、 両者が 致したとき にオフ時間を終 了させる。 この よ うに して作られたゲー ト信号をゲー ト信号 作成用 I C 2 1 が出力する， したがって、 オ ン、 オフク ロ ッ ク作成用 I C 2 2から受けるオ ン時間のク ロ ッ ク の周波数が 低い程、 オ ン時間が長いゲー ト信号が出力され、 オ ン オフ ク o ッ ク作成用 I C 2 2から受けるオフ時間のク Οッ クの周 波数が低い程/オフ時簡が長いゲー ト信号が出力される， デコーダ 3 2は、 C P U 3 1 からのデータ、 ア ド レ ス に応 じて、 I P の値、 オ ン Zオフ ク ロ ッ ク の基準データ （予め設 定するデータ） を各 I C 2 1 、 2 2、 2 3 に供給する回路で ある ·
    [0054] なお、 各 I C 2 1 、 2 2、 2 3 に、 放電加工に関する所定 論理回路を定義する回路機能定義データを R O M 1 1 が供給 する場合、 R O M 1 1からの回路機瘻定義データがまずゲ一 ト信号作成用 I C 2 1 のデータ入力ボー ト ^に供給され、 そのデー タ で I C 2 1 が满たされる と、 それ以降のデータ は、 I C 2 1 の入力ボー ト D iTi、 その出力ボー ト D。ut を経 由 してオ ン、 オフク ロッ ク作成用 I C 2 2の入力ボー ト D in にシ リ アルに供給される， そのデータで I C 2 2が满たされ る と、 それ以降のデータは、 I C 2 1 、 2 2 を経由 して I, p 制御用 I C 2 3 の入力ボー ト D inから I C 2 3 に供給され る。 また、 ゲー ト唇号作成用 I C 2 1 から R O M 1 1 に向う ア ド レ スは、 R O M 1 1 に書かれた回路機能定義データを読 出すと きに必要なア ド レ スであ っ て、 1つづつ増加するア ド レ スである。
    [0055] なお、 デコーダ 3 2の代り に R O Mで耩成する こ とができ るが、 この場合には C P U 3 1 を省略できる。
    [0056] 第 6図は、 第 5図に示すゲー ト信号作成用 I C 2 1 を構成 する一部分の具体例の説明図である。
    [0057] この例は、 O F F E N D と O N E N D とに基づいて、 G A T Eを作る回路である。 なお、 O F F E N Dは、 オフ 時間に対応するカウ ン ト が終了 したと きに発生するパルスで あ り 、 O N E N Dは、 オン時間に対応するカウ ン ト が終了 したと きに発生するパルスである ·
    [0058] 第 6図 （ 1 ) は、 C L Bのブロ ッ クエディ タ画面でぁ リ 、 同図 （ 2 ) は、 同図 （ 1 ) のよ うに して定義したと きにおけ る C L Bの内部接続図であ り 、 同図 （ 3 ) は、 その等価回路 図である。
    [0059] 第 6図 （ 1 ) に示すブロッ クエディ タ画面において、 次の ように定義する。 つま り フ リ ッ プフ ロ ッ プ Qの出力を出力 Y と して取り 出 し、 フ リ ッ プフ tr ッ プ Qをフ リ ッ プフ 口 ッ プと して使用し （フ リ ッ プフ ロ ッ プ Qをラ ッ チと して使用する場 合があ り 、 この場合には 「 Qj の右に 「 L J を入力する） 、 G関数部の出力をフ リ ッ プフ D ッ プ Qのク ロ ッ ク と して使用 し、 F関数部でフ リ ッ プフ ロ ッ プ Q出力を反転し （ Γ〜 J, の 記号は 「バ一 J の記号と同じであ り 、 「〜」 の記号の次に記 載された信号を反転させる意味を有するものである） 、 G関 数部での論理式は、 G = A + Bであ リ 、 入力 Aに 「 O F F Ε Ν D J を入力させ、 入力 Bに Γ Ο Ν E N D J を入力 さ せ、 出力 Y を 「 G A T E J (ゲー ト唇号） と定義する。 な お、 フ リ ッ プフ口 , プ <¾の入力 p端子に F関数部の出力が必 ず接続されている， すなわち、 フ リ ッ プフ ロ ッ プ Qを使うに は F関数を使う必要がある β
    [0060] このように定義して動作させる と、 上記 C L Bは、 第 6図 ( ) に示すように、 O F F E N Dから O N E N Dまで の間がオン時閼であ リ 、 O N E N Dから O F F E N Dま での間がオフ時阖である G A T Eが出力される，
    [0061] 第 7 図は、 第 5 図に示すオ ン/オフ ク ロ ッ ク作成用 I C 2 2 を穢成する一部分の具体例の説 K図である，
    [0062] この例は、 1 MHzのク ロ ッ ク と 1 0 0 K Hzのク ロ ッ ク と を 切換えで出力する回路である * たとえば、 1 MHzのク ロ ッ ク をカウ ンタでカウ ン ト し、 このカウ ン ト催と 8 ビッ ト の信号 とを比較器で比較してオン時間 オフ時間を制御する と、 最 大 2 5 6 ^ secの時闊幅のオン時間 Zオフ時間を制御するこ とができる， しかし、 型彫型放電加工機においては 2黡 sec程 度の時間幅 （オン時間/オフ時間の時間幅） を必要と し、 こ の場合、 8 ビ *ノ ドの售号を使用する と、 Ι Ο Ο ΚΗζのクロッ クが必要になる · このように、 1 MHzのク ロ ッ ク と 1 0 0 K Hzのク α ッ ク というようにの周波数を切換える場合に第 7図 の例が必要となる ·. ， なお、 S E Lは、 1 MHzのク ロ ， ク と 1 0 0 K Hzのク 口 ·ノ ク と を切換える切换鲁号でぁ リ 、 S Y S C Kは、 同期をとる ためのク ロ ッ クであ り 、 実 ¾例の場合 1 0 MHzである · 第 7図 （ 1 ) は、 C L Bのブロ ッ クヱデイ タ画面でぁ リ 、 同図 （ 2 ) は、 同図 （ 1 ) のよ う に して定義したと きにおけ る C L Bの内都接続図であ り 、. 同図 （ 3 ) は、 その等価回路 図である。
    [0063] 第 7図 （ 1 ) に示すブ π ッ クエディ タ酉面において、 次の よ うに定義する。 つま り 、 出力 Y と してフ リ ッ プフロ ッ プ Q の出力を使用し、 フ リ ッ プフ口 ッ プ Qをフ リ ッ プフ口 ッ プと して使用 し、 フ リ ッ プフロ ッ プ Qのク ロ ッ ク と して K入力の ク ロ ッ クを使用 し、 F関数部での論理式は、 入力 Bの反転信 号と入力 C との論理積と、 入力 B と入力 A との讒理積との論 理和でぁ リ 、 入力 A、 B、 C、 に、 それぞれ、 1 MHzのク ロ ッ ク 、 S E L、 Ι Ο Ο ΚΗζのク ロ ッ ク、 S Y S C Kを入力 し、 出力 Yの信号名を O U Tとするように定義する。
    [0064] このよ う に定義した後、 S E Lを Γ 1 _| にする と、 上記 C L Bほ、 第 7図 （ 4) に示すよ うに、 1 MHzのク ロ ッ クが出 力 Y と して取 り 出され、 S E Lを 「 0」 にする と、 1 0 0 KHzのク ロ ッ クが出力 Y と して取り 出される。
    [0065] なお、 I p 制铒用 I C 2 3 の一部分の具体例については、 第 3図、 第 4図で説明してある，
    [0066] 第 8図は、 上記実 ¾例におけるゲー ト信号作成回路 G Pの 具体例およびその周辺回路を示す図である。
    [0067] ゲー ト信号作成回路 G Pは、 C P U 5 6 自体のソ フ ト ェ ァを格納する R O M 5 1 と、 所定の論理回路を定義する回路 機饞定義データを格納してある R O M 5 2、 5 3 と、 R A M 5 4 と、 バ ン ク切换回路 5 5 と、 デュアルボー ト R A M 5 7 と、 ク o ッ ク発生源 5 8 と、 プログラ ム可能なゲー ト信号作 成用 I C 6 0 とを有する。
    [0068] ゲー ト唇号作成用 I C 6 0 は Λ R O M 5 2、 5 3 の回路機 能定義データに応じて所定論理回路を定義するプログラ ム可 能な I Cの例である，
    [0069] この他に、 上位 C P U 7 0 と、 ドラ イ ブ回路 8 1 と、 ス ィ ツ チ ング ト ラ ン ジ ス タ 8 2 、 8 3 と、 抵抗 8 4、 8 5 と、 AZ D変換回路 9 1 と、 電淀セ ンサ 9 2 とを有する。
    [0070] 第 8 図に示す実旄傍においては、 R O M 5 2は、 グラ フ ァ ィ ト 用の論理回路を定義する回路機能定義データが格納さ れ、 R O M 5 3 には、 加工電極と して銅を使用 し、 ワーク と して鉄を使用する場合における論理回路を定義する回路機篚 定義データが格納されている とする
    [0071] 上記実尨例の場合、 グラフ ア イ ト を使用して放電加工を し よう とする場合には、 図示しない操作盤からグラ フ ア イ ト を 使用する 旨を入力 し、 この信号が C P U 5 6 に供給される と 、 C P U 5 6 は、 ノ ン ク切換回路 5 5 を介して、 R O M 5 2 に格納されている回路機饞定義データを、 ゲー ト信号作 成用 I C 6 0 に供給する， なお、 C P U 5 6が、 リ セ ッ ト信 号と D Z P信号とを同時に供給し、 これによつて R O M 5 2 に格納されている回路機能定義データに応じた論理回路がゲ ー ト 信号作成用 I C 6 0 で定義される。 つま り 、 機饞 に は、 R O M 5 2 に格納されている回路機能定義データ に応じ た論理回路が I C 6 0内に発生している と同様になる。
    [0072] したがって、 この場合、 放電加工の途中で異常が発生すれ ば、 ゲー ト信号のオフ時間を長 く するか、 ゲー ト信号のオン 時間を短 く するか、 I p の値を小さ く する動作を迅速に行な ラ制御が I C 6 0 で実行される 5 このよ うに上記動作を迅速 に行なうのは、 グラ フ ア イ ト を使用する と、 異常時にアーク し易いからである。
    [0073] 一方、 加工電極と して銅を使用 し、 ワーク と して鉄を使用 する旨を操作盤から入力する と、 その信号が C P U 5 6 に供 給され、 C P U 5 6 はパン ク切換回路 5 5 を介して R O M 5 3 を指定し、 R O M 5 3 に格納されている回路機能定義デ —タを I C 6 0 に供給する。 なお、 C F U 5 6が、 リ セ ッ ト 信号と、 D Z F信号とを同時に供給し、 これによつて R O M 5 3 に格納されている回路機能定義データに応じた議理回路 がゲー ト信号作成用 I C 6 0で定義される， つま り 、 機能的 には、 R O M 5 3 に格納されている回路機饞定義データに応 じた論理回路が I C 6 0内に発生 している こ と と同様にな る。
    [0074] この場合、 放電加工の途中で異常が生じれば、 ゲー ト信号 のオフ時間を長 く するか、 ゲー ト信号のオン時間を短く する か、 I P の値を小さ く する動作を徐々に行なう制御が I C 6 0 で実行される。 こ のよ う に上記動作を徐々に行なうの は、 加工電極と して銅を使用しワーク と して鉄を使用した場 合にはアーク し難いからである， ， 上記実旄例においては、 ゲー ト パルス作成用 I C 6 0 を定 義する回路機能定義データが格納された R O Mを 2つ設けて あるが、 これを 3つ以上設け、 互いに放電加工の制御方法が 異なる論理回路を 3つ以上、 I C 6 0で実現するように して も よい · ε
    [0075] ただし、 Ε Ο Μを基板上に多爨設置する と、 R O Mの設置 スペースが広 な 、 効率的ではな く なる。 この場合、 上位 C P U 7 0 に、 複数の制御方法を実現する論理回路を定義す る回路機能定義データを複数 （多数） 格納し、 この上位 C P U 7 0からデュアルボ一 ト R A M 5 7 を介して C P U 5 6 に 送 リ 、 この送られた回路機篚定義データを一時的に R A M 5 4に格納し、 R A M 5 4に格納し終えた回路機能定義デ一 タを、 ゲー ト唇号作成用 I C 6 0 に供給する · このよ うにす れば、 ゲー ト唇号作成回路 G Pにおける R O Mの設置スぺ一 スを少な くすることができる，
    [0076] なお、 A/ D変换回路 9 1 からの電圧、 電淀回路機篚定義 データは、 I C 6 0 に直接、 供給され、 また C P U 5 6に供 給されている。 Aノ D変換回路 9 1 から I C 6 0 に直接供給 された回路機戆定義データに基づいて、 I C 6 0で実現され た論理回路によって ドラ イ ブ回路 8 1 にゲー ト信号が迅速に 供給され、 高速の加工動作が行なわれる。 一方、 AZD変換 回路 9 1から C P U 5 6 に送られた電圧、 電淀データは、 C P U 5 6 において、 加工エネルギー等の計箕に使用され、 こ の計箕結果が I C 6 0 に送られ、 この計算結果に応じて、 I C 6 0で実現された論理回路がパルス幅、 I P の値を調整す る β なお C Ρ ϋ 5 6 における計箕方法、 計箕対象、 計箕間隔 は、 C P U 5 6が独自に^!断する，
    [0077] 第 9図は、 *発明の他の実尨例を示す回路図である， 第 1 図の実尨例では、 I C 2 0の回路定義を行なう回路機 能定義データを R O M 1 0 に格納しているが、 第 9図の実尨 例においては、 C P U 3 0 を介 て、 図示しない外部記憶手 段からその回路機能定義データを供給するよラに したもので ある。 したがって、 上記外部記憧手段と C P U 3 0 とは、 第 1 図に示す R O M 1 0 に対応するものである。
    [0078] 上記実 ¾例は、 型彫型放電加工機、 ワ イ ヤ型放電加工機、 細穴加工機、 溶接機の うち、 そのいずれにも使用 しても よ い o
    权利要求:
    Claims

    請求の範囲
    C X ) 放電加工に闋する所定論 JI回路を定義する回路機鶬定 義データを格納してある R O Mと ；
    上記回路機能定義データに応じて、 上記所定論理回路を定 義するプログラ ム可能な I C と ；
    を *する こ と を特接 とする放電加工機のパル ス制镩装 置，
    ( 2 ) 所定論理回路を定義する回路機能定義データを格納し てある外部記憧手段と ；
    上記回路機能定義データに応じて、 上記所定論理回路を定 義するプログラ ム可能な I じ と ；
    上記外部記憧手段に格納してある上記回路機篚定義データ を上記 I C に供給する C P U と ；
    を有する こ と を特徴 とする放電加工機のパル ス制御装 置。
    ( 3 ) 請求項 （ 1 ) または （ 2 ) において、
    上記 I Cは、 特定用途向け I Cであるこ とを特徵とする放 電加工機のパルス制御装置，
    ( 4 ) 請求項 （ 1 ) または （ 2 ) において、
    上記所定論理回路は、 放電パルス発生回路または放電バル ス制铒回路であることを特镦とする放電加工機のパルス制 ¾ 装置，
    ( 5 ) 請求項 （ 1 ) または （ 2 ) において、
    上記所定論理回路せ、 型彫型放電加工機、 ワ イ ヤ型放電加 ェ機、 細穴加工機、 溶接機のラちでの少な く と も 1 つに使用 される論理回路である ことを特徴とする放電加工機のパルス 制禪装置。 一
    ( 6 ) 請求項 （ 1 ) または （ 2 ) において、
    上記 I Cの出力を停止した後に、 上記 R O Mまたは上記外 部記憧手段のバンク切換によっ て、 上記 I Cの回路定義を変 更するこ とを特镊とする放電加工機のパルス制御装置 β
    类似技术:
    公开号 | 公开日 | 专利标题
    ES2318014T3|2009-05-01|Modulo de pwm programable para controlar un balasto.
    EP0219221B1|1993-12-29|Semi-conductor integrated circuits
    EP0746103B1|2000-01-19|Programmable logic array integrated circuits
    US6787940B2|2004-09-07|Safety switching device and method for selecting an operating mode of a safety switching device
    US6184712B1|2001-02-06|FPGA configurable logic block with multi-purpose logic/memory circuit
    EP0449608B1|1996-11-27|Programmable connector
    EP0785630A2|1997-07-23|Time multiplexing in field programmable gate arrays
    US4771403A|1988-09-13|I/O module with multi-function integrated circuits and an isolation interface for multiplexing data between a main processor and I/O devices
    EP0055816A1|1982-07-14|Electric switch operation monitoring circuitry
    US3818452A|1974-06-18|Electrically programmable logic circuits
    US2902609A|1959-09-01|Transistor counter
    US5436575A|1995-07-25|Programmable logic array integrated circuits
    EP0450811A2|1991-10-09|Integrated circuit
    US3849638A|1974-11-19|Segmented associative logic circuits
    DE3520003C2|1987-11-12|
    US4227247A|1980-10-07|Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram
    US3113241A|1963-12-03|Electronic switch means for flashing electrical lamps
    CN103366034B|2016-11-09|具有多级逻辑区域的集成电路
    US3894247A|1975-07-08|Circuit for initalizing logic following power turn on
    US5475583A|1995-12-12|Programmable control system including a logic module and a method for programming
    JP2001504657A|2001-04-03|シフトレジスタとして倍加するルックアップテーブル
    EP0066532B2|1991-06-19|Elektronisches Regelgerät
    CA2464890C|2008-09-30|Asynchronous sequencer circuit with flexibly ordered output signal edges
    US4550276A|1985-10-29|Buss structures for multiscene manual lighting consoles
    EP0135015A2|1985-03-27|Steuer- und Bedienvorrichtung für ein elektrisches Gerät
    同族专利:
    公开号 | 公开日
    EP0436029B1|1994-11-09|
    EP0436029A1|1991-07-10|
    DE69014093D1|1994-12-15|
    HK83095A|1995-06-01|
    EP0436029A4|1992-07-08|
    DE69014093T2|1995-03-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1991-02-21| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP US |
    1991-02-21| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE |
    1991-03-25| WWE| Wipo information: entry into national phase|Ref document number: 1990910180 Country of ref document: EP |
    1991-07-10| WWP| Wipo information: published in national office|Ref document number: 1990910180 Country of ref document: EP |
    1994-11-09| WWG| Wipo information: grant in national office|Ref document number: 1990910180 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP19371189||1989-07-26||
    JP1/193711||1989-07-26||EP19900910180| EP0436029B1|1989-07-26|1990-07-06|Pulse controller of electric discharge machine|
    DE1990614093| DE69014093T2|1989-07-26|1990-07-06|Impulsregelungsvorrichtung für eine elektroerosionsbearbeitungsmaschine.|
    HK83095A| HK83095A|1989-07-26|1995-05-25|Pulse controller of electric discharge machine|
    [返回顶部]